| 求才職稱 | 資格條件 | 工作內容 | 待遇 | 工作地點 | 需求人數 |
|
ATE（Automated Test Equipment）開發工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:ATE程式開發 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
電路板設計工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.語言條件:英文或日文程度，在日本生活溝通上沒有問題 3.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:CPU/通訊電路板的數位/類比電路設計 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
嵌入式軟體工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:使用C語言等程式語言進行程式開發 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
類比Layout設計工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:Electrical and electronic circuit 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:ADC和OpAMP等Analog區塊的Layout設計 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
數位電路Layout設計工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:Electrical and electronic circuit、演算法、程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:SoC或MCU等數位電路Chip或區塊的Layout設計 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
數位電路Timing設計工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:Electrical and electronic circuit、演算法、程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:SoC或MCU等數位電路Chip或區塊的Timing設計 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
數位電路DFT(Design for Test)設計工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:Electrical and electronic circuit、演算法、程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:SoC或MCU等數位電路Chip或區塊的DFT設計 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |
|
System on Chip（SoC）驗證工程師
(理工科系職缺：是)
|
1.具理工科系學、碩、博士 2.技能:Electrical and electronic circuit、演算法、程式語言 3.語言條件:英文或日文程度，在日本生活溝通上沒有問題 4.檢定:TOEIC(若有，請於履歷上註明TOEIC分數)
|
工作內容:使用UVM和Verification IP（VIP）進行系統驗證與Chip評估 工作時間:9:00-18:00(12:00-13:00午休) 雇用期限:無限期
|
月薪：5 - 6
|
其他亞洲/Asia
日本東京總公司(涉谷)
| 2 |