| 求才職稱 | 資格條件 | 工作內容 | 待遇 | 工作地點 | 需求人數 |
|
韌體設計工程師
(理工科系職缺：是)
|
1. Familiar with C / C++ / Assembly coding 2. Familiar with ARM based MCU
|
1.SSD/eMMC/UFS controller firmware design, customization and customer support. 2.PATA/SATA/PCIe protocol firmware design.
|
面議
|
不限
新竹縣竹北市台元街36號/新北市新店區北新路一段86號
| 5 |
|
數位IC設計工程師
(理工科系職缺：是)
|
1. Familiar with Verilog / RTL coding 2. Familiar with Synopsys / Cadence / front-end design flow 3. Familiar with FPGA HW & SW integration
|
1. RTL/Digital circuit design, synthesis, and simulation/verification. 2. FPGA synthesis, verification.
|
面議
|
不限
新竹縣竹北市台元街36號/新北市新店區北新路一段86號
| 3 |
|
IC設計整合工程師
(理工科系職缺：是)
|
1. Good communicating 2. Experience with Verilog/System Verilog coding. 3. Experience with C/C++ coding.
|
1. SoC integration. 2. RTL/Digital circuit design, synthesis, and simulation/verification. 3. Chip integration, algorithm implementation, and interface design. 4. Test planning and test vector generation. 5.Automotive/Design/SoC Documentation. 6. Clock/Reset/Power controller design.
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 3 |
|
演算法工程師
(理工科系職缺：是)
|
1. Familiar with NAND flash algorithm & file system management. 2. Strong analytical & abstract thinking ability as well as technical communication skills.
|
1. Develop NAND Flash firmware. 2. Design NAND FTL/CTL algorithm.
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 3 |
|
【113年研發替代役】ASIC設計工程師
(理工科系職缺：是)
|
1. Familiar with ASIC Flow / EDA Tool (Synthesis DCG , Scan at-speed insertion, LEC , CLP , PrimeTime STA , PTPX , Low power flow implement). Experience in CAD Team is a plus.
2. Familiar with ASIC/FPGA Integration(ARM CPU architecture , AXI / AHB / VCI Bus arbiter , Clock tree scheme , ASIC / SOC Power optimization flow, Xilinx FPGA V7 Scale).
3. Familiar with high-speed NAND flash spec and control.
|
1. RTL/Digital circuit design, synthesis, and simulation/verification.
2. FPGA synthesis, verification.
3. Chip integration, algorithm implementation, and interface design.
4. Generate test pattern.
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 5 |
|
【113年研發替代役】設計系統驗證(DVT)工程師
(理工科系職缺：是)
|
1. 熟C/C++
2. 有微處理器或嵌入式整合研究相關經驗 (ex, x86 or ARM platform, DSP)
3. 有Linux或Driver開發相關經驗
4. 請提供碩士及大學成績單
|
1. 訊號分析，Analyze frontend Protocol 2. 設計產品測試程式
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 1 |
|
【113年研發替代役】設計驗證(DV)工程師
(理工科系職缺：是)
|
請提供碩士及大學成績單
|
1. 閱讀相關 IP design spec (NVMe, PCIe, AMBA, …).
2. 撰寫verification plan.
3. 利用systemverilog, UVM 等相關語言工具設計 verification test bench.
4. 利用vendor VIP或自行開發之test suite設計 regression list.
5. 配合project開發流程, 透過各項數據及工具, 使晶片達到可信賴的程度.
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 1 |
|
【113年研發替代役】韌體設計工程師
(理工科系職缺：是)
|
1. Familiar with C language
2. Embedded system related experience (加分，非必要)
3. NAND flash related experience (加分，非必要)
4. Familiar with ARM architecture (加分，非必要)
5. 請提供碩士及大學成績單
|
1. SSD/eMMC/UFS controller firmware design, customization and customer support.
2. SATA/PCIe/NVMe/USB protocol firmware design.
|
面議
|
不限
新竹縣竹北市台元街36號/新北市新店區北新路一段86號
| 5 |
|
【113年研發替代役】軟體設計工程師
(理工科系職缺：是)
|
1. Familiar with GCC, BCB/RAD XE10
2. 請提供碩士及大學成績單
|
1. 開發驗證/Debug FW演算法之Window/Linux工具
2. 針對客戶需求客製化工具
3. 熟C/C++, GUI/IDE設計
4. 具Linux/Window driver開發經驗者佳
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 1 |
|
【113年研發替代役】類比IP工程師
(理工科系職缺：是)
|
Favorite on analog circuit analysis and study.
|
1. Basic analog circuit design concept and study analog design class done.Having design experience is better just like LDO/DCDC/BANDGAP/PLL/ADC…etc.
2. IC measurement and check.
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 1 |
|
【113年研發替代役】APR設計工程師-新店
(理工科系職缺：是)
|
請提供碩士及大學成績單、碩文研究方向及簡述
|
APR Physical design ( P&R ), including floorplan, power plan, physical synthesis, clock tree synthesis, routing, DRC/LVS to tapeout.
|
面議
|
新北市
新北市新店區北新路一段86號
| 1 |
|
【113年研發替代役】韌體架構工程師
(理工科系職缺：是)
|
1.熟悉程式語言(C/C++/Python)
2.熟悉演算法與資料結構
3.請提供碩士及大學成績單
4. Strong analytical & abstract thinking ability as well as technical communication skills
|
1. UFS/eMMC FW simulation design and develop
2. 編寫專案工具
|
面議
|
新竹縣
新竹縣竹北市台元街36號
| 1 |