瑞昱半導體股份有限公司

1. 瑞昱強力招募(1)度研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工等相關科系，並具下列任一條件者佳：
a. 熟C、C++、Assembly、Linux、SPICE、Matlab、Cadence EDA環境。
b. 熟類比電路設計、數位信號處理及有興趣者。
c. 具ADC、PLL相關經驗及有興趣者。
d. 對通訊網路、聯網多媒體、多媒體、電腦週邊產品或程式設計有濃厚興趣者。

通訊網路、聯網多媒體、多媒體、電腦週邊產品類比IC設計工作

應徵條件：
1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉數位信號處理、數位通信系統。
b. 熟悉於影像系統或數位影像處理，或影像壓縮/解壓縮演算法。
c. 熟悉計算機架構或對SoC設計有興趣者。
d. 具有電路設計、製程整合、元件經驗或有興趣者。
e. 熟悉HDL設計。
f. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品或程式設計有濃厚興趣者。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品數位IC設計工程。

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟悉C/C++、硬體描述語言(Verilog)和驗證語言(Vera/systemVerilog)。
b. 具IC設計經驗者佳。
c. 對晶片設計驗證或程式設計有濃厚興趣者。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品晶片設計驗證

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信等相關科系。
a. 對RF IC設計有興趣者。
b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。

射頻(RF)IC電路設計

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 熟C、Assembly，具DSP及audio/video processing相關經驗或興趣者。
b. 多媒體影音系統開發經驗或興趣者。
c. 具網路embedded system開發經驗。
d. 熟網路基本概念。
e. 對RF、Microwave, AD/DA, FPGA硬體設計有興趣者。
f. 具實體層數位信號處理設計有興趣，並熟DMT、OFDM或ASIC邏輯線路設計者尤佳。
g. 對通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品或程式設計有濃厚興趣者。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品系統設計開發

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、通訊、電控、資工、資科等相關科系，並具下列任一條件者佳：
a. 對影像處理演算法熟悉或有興趣。
b. 熟悉語音訊號前置處理與語音辨識或有興趣。
c. 對通訊實體層或跨層演算法設計有興趣者，熟通信協定標準者尤佳。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品演算法開發設計

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控等相關科系，並具下列任一條件者佳：
a. 熟悉相關tools(Astro, Encounter, IC Compiler)者。
b. 熟悉IC後段設計流程, 具相關APR經驗及有興趣者。
c. 對於開發及推廣Physical Design Flow有興趣者。
d. 具程式設計(TCL,Perl,C/C++)能力者佳。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品實體設計開發

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳：
a. 熟悉CMOS元件特性。
b. 熟悉SRAM/其他記憶元件特性。
c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool。
d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。

記憶體設計開發工程

1. 瑞昱強力招募(1)研發替代役及(2)預聘113年應屆畢業之碩士、博士生。
2. 碩士以上；電機、資訊等相關科系，並具下列任一條件者佳：
a. 熟悉Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow及有興趣者。
b. 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等及有興趣者。
c. 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗及有興趣者。
d. 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

通訊網路、聯網多媒體、多媒體、電腦週邊、車用電子產品可測試設計開發